JEDEC討論DRAM標準 非揮發性記憶體成台下主角

JEDEC討論DRAM標準　非揮發性記憶體成台下主角

2007年09月07日

JEDEC標準組織日前在德國慕尼黑舉行的會議上，討論了有關改善一系列記憶體相關標準的問題；此外為在業界推廣快閃記憶體硬碟的應用，該組織並宣佈成立了新的固態硬碟委員會(Solid State Disk Committee)。

這個在JC-64標準下的新工作小組主席為來自三星(Samsung)的Mian Quddus。「固態硬碟(SSD)已經準備好邁向標準化了。」他表示，目前這個SSD組織已經擁有約60名成員，而SSD的標準化將以外形為重點，標準尺寸將在0.8~2.5吋之間。

SSD的介面、指令協議(command protocols)、電源供應和電源管理等都將是該工作小組關注的議題；而做為SSD主要成分的非揮發記憶體晶片也將進行標準化。未來工作小組除將定義其介面標準與指令協議，也將推出控制器與SSD主機板的參考設計。

JC-64標準的長期發展目標，目前是由來自三星歐洲分公司的Yves Leonhard所負責，包含稱為通用快閃記憶體(Universal Flash Storage，UFS)的介面。該組織總裁、來自美光(Micron)的Jim Cooke表示，UFS介面基本上可以支援任何非揮發性記憶體，包括相變化RAM、 FeRAM或MRAM等。

UFS的其它設計目標還包括實現至少2Gbps的資料傳輸速、低接腳數和低功耗。Cooke表示，整個標準化程序可望在2009年初完成。

實際上，非揮發性記憶體技術儼然是此次JEDEC會議的主要議題──儘管不是公開性的。一位不願透露姓名的與會人員表示：「幾乎99%的與會者都已投入非揮發性記憶體的開發，不過沒人會提起。」

DRAM標準其實才是本次JEDEC會議主題

針對正在改善中的DDR3標準，JEDEC的目標是進一步提高資料傳輸頻寬。JC42.3附屬委員會主席Todd Farell表示，該組織的目標是在2008年讓DDR3-1600實現25.6GB/s的頻寬；目前DDR3-1066的前端匯流排時脈週期支援17GB/s的頻寬。一個代號為JESD79-3A的單獨標準已經獲批准，將於九月份公佈。

此次系列會議的另一個議題是DDR4。JEDEC的Future DRAM任務小組組長Dong-yang Lee表示，該小組的目標是在降低功耗的同時提高性能和密度；未來DDR4的電壓將會從如今DDR3記憶體晶片中所用的1.5V降低到1.2V，而資料傳輸速率則將是DDR3的兩倍。同時，該任務小組的工程師還會努力降低成本。

GDDR5高性能繪圖記憶體標準也是此次會議的重點。與GDDR4相較，GDDR5的資料量是其兩倍，主要應用方向是遊戲機、專業P2P消費電子設備和串流運算(stream computing)。GDDR5任務小組主席、AMD的Joe Macri解釋：「實際上這是個很大的市場；將超級電腦運算(supercomputing)普及化。」

GDDR5晶片將具備一個內部誤差檢測協議(internal error detection protocol)，它和如今記憶體中所用的ECC方案不同。這種晶片的設計功耗將為2W，資料傳輸速率5Gb/s；低功耗特徵使其在更低資料傳輸率下時脈速率更慢，當然功耗也就更低。

Macri表示，第一批GDDR5晶片樣品將於2008年問世，量產也將於2008年開始。

(參考原文：Non-volatile memory is the secret star at JEDEC meeting)

(Christoph Hammerschmidt)

* 什麽是DRAM？
動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)屬於一種揮發性記憶體(volatile memory)，主要的作用原理是利用電容內儲存電荷的多寡來代表一個二進位位元(bit)是1還是0。由於在現實中電容會有漏電的現象，導致電位差不足而使記憶消失，因此除非電容經常周期性地充電，否則無法確保記憶長存。由於這種需要定時刷新的特性，因此被稱為「動態」記憶體。相對來說，「靜態」記憶體(SRAM)只要存入資料後，縱使不刷新也不會遺失記憶。 DRAM的記憶單元與SRAM相比，DRAM的優勢在於結構簡單，每一個位元的資料都只需一個電容跟一個電晶體來處理，相比之下在SRAM上一個位元通常需要六個電晶體。因此，DRAM擁有高密度，低成本的優點，但是它也有存取速度較慢，耗電量較大的缺點。

資料來源 : http://www.eettaiwan.com/ART_8800478753_628626_NT_d06935cb.HTM